日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月30日

出 願 番 号

Application Number:

特願2002-285706

[ST.10/C]:

[JP2002-285706]

出 願 人

Applicant(s):

パイオニア株式会社

2003年 6月24日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 57P0065

【提出日】 平成14年 9月30日

【あて先】 特許庁長官殿

【国際特許分類】 G09G 3/30

【発明の名称】 表示パネル及び表示装置

【請求項の数】 8

【発明者】

【住所又は居所】 埼玉県鶴ヶ島市富士見6丁目1番1号 パイオニア株式

会社 総合研究所内

【氏名】 石塚 真一

【特許出願人】

【識別番号】 000005016

【氏名又は名称】 パイオニア株式会社

【代理人】

【識別番号】 100079119

【弁理士】

【氏名又は名称】 藤村 元彦

【手数料の表示】

【予納台帳番号】 016469

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9006557

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示パネル及び表示装置

【特許請求の範囲】

【請求項1】 各々が発光素子と駆動素子との直列回路からなり複数の群に 分けられた複数の画素部を備えたアクティブ駆動型表示パネルであって、

前記複数の画素部各々の直列回路の一端に共通接続された基準電位線と、

前記複数の画素部に共通の第1電源線と、

前記複数の群各々に対応して設けられた複数の第2電源線と、を有し、

前記複数の画素部各々は、前記直列回路の他端と前記第1電源線との間の電気的接続及び前記直列回路の他端と前記前記複数の画素部のうちの対応する群の前記第2電源線との間の電気的接続を行うスイッチ手段を有することを特徴とする表示パネル。

【請求項2】 前記スイッチ手段は、前記直列回路の他端と前記第1電源線とを電気的に接続する第1スイッチ素子と、前記直列回路の他端と前記複数の画素部のうちの対応する群の前記第2電源線とを電気的に接続する第2スイッチ素子とからなることを特徴とする請求項1記載の表示パネル。

【請求項3】 前記表示パネルは、前記群に対応する列として配置された複数のデータ線と、行配置され前記複数のデータ線と互いに交差する複数の走査線とを有し、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に前記画素部が配置され、

前記複数の画素部各々は、キャパシタと、

前記キャパシタがゲートとソースとの間に接続された前記駆動素子としての第 1電界効果トランジスタと、

アノードが前記第1電界効果トランジスタのドレインに接続されかつカソード が前記基準電位線に接続された前記発光素子としての有機エレクトロルミネセン ス素子と、

ゲートが前記複数の走査線のうちの対応する行の走査線に接続されソースが前記複数のデータ線のうちの対応する列のデータ線に接続されかつドレインが前記第1電界効果トランジスタのゲートに接続された第2電界効果トランジスタと、

ゲートが前記対応する行の走査線に接続されソースが前記複数の第2電源線の うちの対応する列の第2電源線に接続されかつドレインが前記第1電界効果トラ ンジスタのソースに接続された前記第2スイッチ素子としての第3電界効果トラ ンジスタと、

ゲートが前記第3電界効果トランジスタのゲートのレベルを反転したレベルとなりソースが前記第1電源線に接続されかつドレインが前記第1電界効果トランジスタのソースに接続された前記第1素子としての第4電界効果トランジスタと、を有することを特徴とする請求項1又は2記載の表示パネル。

【請求項4】 列配置された複数のデータ線と、行配置され前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルと、

入力画像信号に応じて前記複数の走査線のうちから1の走査線を所定のタイミングで順次指定してその1の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記1の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給する表示制御手段と、を備えた表示装置であって、

前記画素部各々は、前記データ信号を保持する保持手段と、

前記保持手段に保持された前記データ信号に応じて前記駆動素子を活性化させて前記データ信号に対応した量の駆動電流を前記発光素子に供給させる画素制御手段と、を備え、

前記表示制御手段は、前記走査期間内において前記駆動電流を検出する駆動電 流検出手段と、

前記走査期間内において前記駆動電流検出手段によって検出された前記駆動電流が前記データ信号が示す発光輝度に対応した電流に等しくなるように前記保持手段に保持された前記データ信号を補正するデータ補正手段と、を備えたことを特徴とする表示装置。

【請求項5】 前記表示パネルは、前記複数の画素部各々の直列回路の一端 に共通接続された基準電位線と、 前記基準電位線との間で電源電圧が印加される第1電源線と、

前記複数のデータ線各々に対応して設けられ前記電流検出手段から前記電源電 圧に等しい電圧が前記基準電位線との間で印加される複数の第2電源線と、を有 し、

前記保持手段は、キャパシタからなり、

前記駆動素子は、前記キャパシタがゲートとソースとの間に接続された第1電 界効果トランジスタからなり、

前記発光素子は、アノードが前記第1電界効果トランジスタのドレインに接続 されかつカソードが前記基準電位線に接続された有機エレクトロルミネセンス素 子からなり、

前記画素制御手段は、ゲートが前記複数の走査線のうちの対応する行の走査線 に接続されソースが前記複数のデータ線のうちの対応する列のデータ線に接続さ れかつドレインが前記第1電界効果トランジスタのゲートに接続された第2電界 効果トランジスタと、

ゲートが前記対応する行の走査線に接続されソースが前記複数の第2電源線の うちの対応する列の第2電源線に接続されかつドレインが前記第1電界効果トラ ンジスタのソースに接続された第3電界効果トランジスタと、

ゲートが前記第3電界効果トランジスタのゲートのレベルを反転したレベルとなりソースが前記第1電源線に接続されかつドレインが前記第1電界効果トランジスタのソースに接続された第4電界効果トランジスタと、 を有し、

前記走査期間内において前記駆動電流が前記複数の第2電源線のうちの対応する列の第2電源線、前記第3電界効果トランジスタのソース・ドレイン間及び前記第1電界効果トランジスタのソース・ドレイン間を介して前記有機エレクトロルミネセンス素子に供給され、前記走査期間外において前記駆動電流が前記第1電源線、前記第4電界効果トランジスタのソース・ドレイン間及び前記第1電界効果トランジスタのソース・ドレイン間を介して前記有機エレクトロルミネセンス素子に供給されることを特徴とする請求項4記載の表示装置。

【請求項6】 前記駆動電流検出手段は、前記画素部に印加される電源電圧

に等しい電圧で前記駆動電流を出力するソースフォロワ電源部と、前記ソースフォロワ電源部が出力する駆動電流の電流源となしかつ前記前記駆動電流に等しいミラー電流を検出駆動電流として出力する電流ミラー回路と、からなることを特徴とする請求項4記載の表示装置。

【請求項7】 前記データ補正手段は、前記駆動電流検出手段によって検出された前記駆動電流と所定の電流との差電流を検出する差電流検出手段と、

前記差電流が減少するように補正電圧を出力する補正電圧発生手段と、

前記補正電圧を前記対応する列のデータ線を介して前記画素制御手段に供給する手段と、からなることを特徴とする請求項4記載の表示装置。

【請求項8】 列配置された複数のデータ線と、行配置され前記複数のデータ線と互いに交差する複数の走査線と、前記複数のデータ線と前記複数の走査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルの駆動方法であって、

入力画像信号に応じて前記複数の走査線のうちから1の走査線を所定のタイミングで順次指定してその1の走査線に走査パルスを供給し、前記走査パルスが供給された走査期間内において前記複数のデータ線のうちから前記1の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給し、

前記画素部各々において前記データ信号を保持し、

その保持した前記データ信号に応じて前記駆動素子を活性化させて前記データ 信号に対応した量の駆動電流を前記発光素子に供給させ、

前記走査期間内において前記駆動電流を検出し、

前記走査期間内において検出した前記駆動電流が前記データ信号が示す発光輝度に対応した電流に等しくなるように前記保持した前記データ信号を補正することを特徴とする駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、有機エレクトロルミネセンス素子等の発光素子を用いたアクティブ

駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法に関する。

[0002]

【従来の技術】

現在、画素を担う発光素子として有機エレクトロルミネセンス素子(以下、単にEL素子と称する)を用いた表示パネルを搭載したエレクトロルミネセンス表示装置(以下、EL表示装置と称する)が着目されている。このEL表示装置による表示パネルの駆動方式として、単純マトリクス駆動型と、アクティブマトリクス駆動型が知られている。アクティブマトリクス駆動型のEL表示装置は、単純マトリクス型のものに比べて、低消費電力であり、また画素間のクロストークが少ないなどの利点を有し、特に大画面表示装置や高精細度表示装置用として適している。

[0003]

E L 表示装置は、図1に示すように、表示パネル1と、表示パネル1を画像信号に応じて駆動する駆動装置2とから構成される。

表示パネル1には、陽極電源線3、陰極電源線4、1画面の垂直(縦)方向に伸張して平行に配列されたm個のデータ線(データ電極) $A_1 \sim A_m$ 、データ線 $A_1 \sim A_m$ と直交して1画面のn個の水平走査線(走査電極) $B_1 \sim B_n$ が各々形成されている。陽極電源線3には駆動電圧V c が印加されており、陰極電源線4には接地電位G N D が印加されている。更に、表示パネル1におけるデータ線 $A_1 \sim A_m$ D び走査線 $B_1 \sim B_n$ の各交差部に、1つの画素を担う画素部 E_1 、 $1 \sim E_m$ 、n が形成されている。

[0004]

画素部 $E_{1,1}\sim E_{m}$, nA々は同一の構成であり、図2に示すように構成されている。すなわち、走査線選択用のFET (Field Effect Transistor) 11のゲートGには走査線Bが接続され、そのドレインDにはデータ線Aが接続されている。FET11のソースSには発光駆動用トランジスタとしてのFET12のゲートGが接続されている。FET12のソースSには陽極電源線3を介して駆動電圧Vcが印加されており、そのゲートG及びソースS

間にはキャパシタ13が接続されている。更に、FET12のドレインDにはE L素子15のアノード端が接続されている。EL素子15のカソード端には、陰 極電源線4を介して接地電位GNDが印加されている。

[0005]

駆動装置2は、表示パネル1の走査線B₁~B_n各々に順次、択一的に走査パル スを印加して行く。更に、駆動装置2は、走査パルスの印加タイミングに同期さ せて、各水平走査線に対応した入力画像信号に応じた画素データパルスDP1~ DP_m を発生し、これらをデータ線 $A_1 \sim A_m$ に夫々印加する。画素データパルス DPの各々は、入力画像信号によって示される輝度レベルに応じたパルス電圧を 有する。走査パルスの印加された走査線B上に接続されている画素部の各々が画 素データの書込対象となる。画素データの書込対象となった画素部E内のFET 11は、走査パルスに応じてオン状態となり、データ線Aを介して供給された画 素データパルスDPをFET12のゲートG及びキャパシタ13に夫々印加する 。FET12は、かかる画素データパルスDPのパルス電圧に応じた発光駆動電 流を発生し、これをEL素子15に供給する。この発光駆動電流に応じてEL素 子15は、画素データパルスDPのパルス電圧に応じた輝度で発光する。この間 、キャパシタ13は、画素データパルスDPのパルス電圧によって充電される。 かかる充電動作により、キャパシタ13には、入力画像信号によって示される輝 度レベルに応じた電圧が保持され、いわゆる画素データの書き込みが為される。 ここで、画素データの書込対象から開放されると、FET11はオフ状態となり 、FET12のゲートGに対する画素データパルスDPの供給を停止する。とこ ろが、この間においても、上述した如くキャパシタ13に保持された電圧がFE T12のゲートGに印加され続けているので、FET12は、発光駆動電流をE L素子15に流し続ける。

[0006]

 流 I d) を E L 素子 1 5 に流すことになる。 F E T 1 2 のゲート・ソース間電圧 V g s とドレイン電流 I d との関係は例えば、図 3 に示す通りである。 キャパシ タ 1 3 の保持電圧のレベルに応じたレベルの駆動電流が E L 素子 1 5 を流れることはキャパシタ 1 3 の保持電圧のレベルに応じた発光輝度となる。よって、 E L 表示装置における階調表示が可能となっている。

[0007]

【発明が解決しようとする課題】

FET12の如き駆動トランジスタでは、温度変化やトランジスタ自体のばらつきによってゲート・ソース間電圧Vgsとドレイン電流Idとの関係特性は変化する。例えば、図4に示すように標準特性(破線)に対して特性が変動した場合(実線の特性)には、同一のゲート・ソース間電圧Vgsに対するドレイン電流Idが各々異なるので、所望の輝度でEL素子を発光させることができなくなる。

[0008]

階調表示のために要求される輝度変化範囲に対するゲート・ソース間電圧Vgsの電圧変化範囲は予め定められる。ゲート・ソース間電圧Vgsとドレイン電流Idとの関係特性が標準であるならば、ゲート・ソース間電圧Vgsの電圧変化範囲に対するドレイン電流Idの電流変化範囲は図5(a)に示すようになる。図5(a)のドレイン電流Idの電流変化範囲が階調表示のために要求される輝度変化範囲に対応した範囲である。一方、その関係特性が変動している場合には、予め定められたゲート・ソース間電圧Vgsの電圧変化範囲に対してドレイン電流Idの電流変化範囲は図5(b)及び図5(c)に示すように、図5(a)に示した階調表示のために要求される輝度変化範囲とは異なる。よって、駆動トランジスタの温度変化やトランジスタ自体のばらつきによって入力制御電圧に対する駆動電流特性が変化すると、正しい階調表示が不可能となる。

[0009]

そこで、本発明の目的は、長時間使用時においても正しい階調表示を行うことができる有機エレクトロルミネセンス素子等の発光素子を配置したアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動

方法を提供することである。

[0010]

【課題を解決するための手段】

本発明の表示パネルは、各々が発光素子と駆動素子との直列回路からなり複数の群に分けられた複数の画素部を備えたアクティブ駆動型表示パネルであって、複数の画素部各々の直列回路の一端に共通接続された基準電位線と、複数の画素部に共通の第1電源線と、複数の群各々に対応して設けられた複数の第2電源線と、を有し、複数の画素部各々は、直列回路の他端と第1電源線との間の電気的接続及び直列回路の他端と複数の画素部のうちの対応する群の第2電源線との間の電気的接続を行うスイッチ手段を有することを特徴としている。

[0011]

本発明の表示装置は、列配置された複数のデータ線と、行配置され複数のデータ線と互いに交差する複数の走査線と、複数のデータ線と複数の走査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルと、入力画像信号に応じて複数の走査線のうちから1の走査線を所定のタイミングで順次指定してその1の走査線に走査パルスを供給し、走査パルスが供給された走査期間内において複数のデータ線のうちから1の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給する表示制御手段と、を備えた表示装置であって、画素部各々は、データ信号を保持する保持手段と、保持手段に保持されたデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させる画素制御手段と、を備え、表示制御手段は、走査期間内において駆動電流を検出する駆動電流検出手段と、走査期間内において駆動電流を検出する駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持手段に保持されたデータ信号を補正するデータ補正手段と、を備えたことを特徴としている。

[0012]

本発明の表示パネルの駆動方法は、列配置された複数のデータ線と、行配置されて複数のデータ線と互いに交差する複数の走査線と、複数のデータ線と複数の走

査線による複数の交差位置毎に発光素子と駆動素子との直列回路からなる画素部とを備えたアクティブ駆動型表示パネルの駆動方法であって、入力画像信号に応じて複数の走査線のうちから1の走査線を所定のタイミングで順次指定してその1の走査線に走査パルスを供給し、走査パルスが供給された走査期間内において複数のデータ線のうちから1の走査線上の発光させるべき発光素子に対応するデータ線に発光輝度を示すデータ信号を個別に供給し、画素部各々においてデータ信号を保持し、その保持したデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させ、走査期間内において駆動電流を検出し、走査期間内において検出した駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持したデータ信号を補正することを特徴としている。

[0013]

【発明の実施の形態】

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図6は本発明を適用したEL表示装置を示している。この表示装置は、表示パネル21と、コントローラ22と、電源回路23と、データ信号供給回路24と、走査パルス供給回路25とを備えている。

[0014]

表示パネル21は各々が平行に配置された複数のデータ線 $X1\sim Xm$ (mは2以上の整数)と、複数の走査線 $Y1\sim Yn$ (nは2以上の整数)と、複数の電源線(第1電源線) $Z1\sim Zn$ とを備えている。表示パネル21は、更に、複数の走査線 $U1\sim Un$ と複数の電源線(第2電源線) $W1\sim Wm$ とを備えている。

複数のデータ線 $X1\sim X$ mと複数の電源線 $W1\sim W$ mとは図6に示すように平行に配列されている。同様に、複数の走査線 $Y1\sim Y$ n, $U1\sim U$ nと複数の電源線 $Z1\sim Z$ nとは図6に示すように平行に配列されている。複数のデータ線 $X1\sim X$ m及び複数の電源線 $W1\sim W$ mは複数の走査線 $Y1\sim Y$ n, $U1\sim U$ n及び複数の電源線 $Z1\sim Z$ nの各々と互いに交差している。その交差位置各々に画素部 PL_1 , $1\sim PL_m$, nが配置され、マトリックス表示パネルが形成されている。電源線 $Z1\sim Z$ nは互いに接続されて1つの陽極電源線Zとなっている。電源

線乙には電源回路23から電源電圧である駆動電圧VAが供給される。表示パネル21には陽極電源線乙1~乙n,乙の他に図示しないが、陰極電源線、すなわちアース線が設けられている。

[0015]

[0016]

FET33のゲートは上記のFET31のゲート共に走査線Yjに接続され、 FET33のソースは電源線Wiに接続されている。FET33のドレインは上 記のようにFET32のソース、FET34のドレイン及びキャパシタ35の他 端に接続されている。

FET34のゲートは走査線Ujに接続され、ソースは電源線Zjに接続されている。

[0017]

表示パネル21は走査線Y1~Yn, U1~Unを介して走査パルス供給回路25に接続され、またデータ線X1~Xm及び電源線W1~Wmを介してデータ信号供給回路24に接続されている。コントローラ22は入力される画像信号に応じて表示パネル21を階調駆動制御するために走査制御信号及びデータ制御信号を生成する。走査制御信号は走査パルス供給回路25に供給され、データ制御信号はデータ信号供給回路24に供給される。

[0018]

走査パルス供給回路25は、走査線Y1~Yn, U1~Unに接続されており

、走査制御信号に応じて走査パルスを所定のタイミングで走査線 Y 1 ~ Y n に所 定の順番で供給し、走査線 U 1 ~ U n にはその走査パルスの反転パルスを供給す る。1つの走査パルスが発生している期間が 1 走査期間である。

[0019]

データ信号供給回路 24 にはm個の輝度補正回路 41_1 $\sim 41_m$ が備えられ、データ線 $X1\sim Xm$ 及び電源線 $W1\sim Wm$ に対応している。

輝度補正回路41₁~41_m各々は同一の構成であり、図8に示すように電流ミラー回路45、電流源46、差動増幅回路47及びソースフォロワ電源部48からなる。図8では図7に示したデータ線Xi、電源線Wi、走査線Yj, Uj、電源線Zjが用いられている。電流ミラー回路45は2つのFET51,52からなり、電流入力側のFET52に流れる電流量と同量の電流が出力側のFET51を流れる。電流ミラー回路45の電流出力端には電流源46と差動増幅回路47が接続されている。FET51,52各々のソースには電源電圧VAより高い電圧VBが印加される。

[0020]

電流源46は所定値の電流を出力する。所定値は有機EL素子36の発光輝度に応じて定められる。すなわち、一定した輝度で発光させる場合には、所定値は一定値であるが、データ信号レベルに応じて発光輝度を変化させる場合には、所定値は各発光輝度に応じた値となり、コントローラ22によって制御される。

差動増幅回路47はオペアンプ61及び抵抗62,63からなる。差動増幅回路47の非反転入力端子が電流ミラー回路45の電流出力端及び電流源46に接

続されている。抵抗62は差動増幅回路47の非反転入力端子とアースとの間に接続され、抵抗63は差動増幅回路47の非反転入力端子と出力端子との間に接続されている。差動増幅回路47の反転入力端子はアース接続されている。差動増幅回路47の出力端子はデータ線Xiに接続されている。ソースフォロワ電源部48はオペアンプ65及び2つのFET66,67からなる。FET66,67はインバータを構成し、FET66はPチャンネルのFETであり、FET67はNチャンネルのFETである。FET66のソースは上記の電流ミラー回路45の電流入力端に接続されている。共通接続されたFET66,67の各ゲートはオペアンプ65の出力端子に接続されている。FET66のドレインとFET67のソースとの接続ラインはオペアンプ65の反転入力端子と電源線Wiに接続されている。FET67のドレインはアース接続されている。オペアンプ65の非反転入力端子には電源回路23から電源電圧VAが供給される。

[0021]

次に、図7及び図8の回路の動作について図9及び図10を参照して説明する。ここでは、表示パネル21の特にjライン(走査線Yj)を走査してEL素子36を発光させるときの動作を説明する。

コントローラ22は図9に示すように、画像信号に応じてjラインのための走査制御信号を走査パルス供給回路25に供給し(ステップS1)、jラインのデータ制御信号をデータ信号供給回路24に供給する(ステップS2)。これによって走査パルス供給回路25からは走査線Yjに走査パルスが供給され、その走査パルスの反転パルスが走査線Ujに供給される。データ信号供給回路24において画素データパルスが上記のバッファメモリ(401~40mのうちの40i:図示せず)に保持されてそれが電流源46に供給される。走査パルスは図10に示すように、1走査期間に亘って高レベルとなるパルスである。反転パルスは1走査期間において低レベルとなる。画素データパルスはEL素子36に流す駆動電流に対応したパルス電圧を有する。

[0022]

一方、走査パルスはFET31,33各々のゲートに供給されるので、FET31,33はオンとなる。反転パルスはFET34のゲートに供給されるので、

FET34はオフとなる。

FET33のオンによって電源線Wiの電圧VAがFET33のソース・ドレイン間を介してFET32のソースに供給される状態となる。

[0023]

FET31のオンによって画素データパルスはデータ線Xi及びFET31のソース・ドレイン間を介してFET32のゲート及びキャパシタ35に印加される。FET32がオンされることによって電源線Wiの電圧VAによる駆動電流がFET32のソース・ドレイン間を介してEL素子36に流れる。これによってEL素子36は発光する。また、キャパシタ35は充電され、画素データパルスの電圧に応じた充電電圧になる。

[0024]

このときEL素子36に流れる駆動電流は電流ミラー回路45のFET52からソースフォロワ電源部48のFET66、電源線Wi、FET33及びFET32を介して流れる。電流ミラー回路45のFET51はFET52の出力電流である駆動電流に等しいミラー電流を出力する。ミラー電流は電流源46に流れ込むが、所定値より大の電流であるならば、所定値を越える分の電流は差動増幅回路47に流れ込む。所定値より小の電流であるならば、その足りない電流分は差動増幅回路47から電流源46に流れ込む。差動増幅回路47の出力電圧はデータ線Xiに印加されるので、駆動電流が所定値に等しくなるように画素データパルスの電圧レベルが補正される。

[0025]

ここで、駆動電流をId、電流源46の所定値の電流をIrとすると、Id>Irであれば、電流Id-Irが電流ミラー回路45のFET51から差動増幅回路47に流れ込み、差動増幅回路47の出力電圧、すなわちデータ線Xiの電圧は高くなる。このデータ線Xiの電圧はFET31を介してFET32のゲート及びキャパシタ35の一端に印加される。FET32のソース電圧はVAで一定であるので、FET32のゲート・ソース間電圧であるキャパシタ35の端子間電圧が低下する。よって、駆動電流Idが減少して所定値の電流Irに等しくなり、EL素子36は所定の輝度で発光する。一方、Id<Irであれば、電流

Ir-Idが差動増幅回路47から電流源46に流れ込み、差動増幅回路47の出力電圧、すなわちデータ線Xiの電圧は低くなる。このデータ線Xiの電圧は FET31を介してFET32のゲート及びキャパシタ35の一端に印加される。FET32のソース電圧はVAで一定であるので、FET32のゲート・ソース間電圧であるキャパシタ35の端子間電圧が上昇する。よって、駆動電流Idが増加して所定値の電流Irに等しくなり、EL素子36は所定の輝度で発光する。

[0026]

jラインの走査期間が終了すると、jラインは発光維持期間となる。発光維持期間になると、走査パルス供給回路25は走査線Yjに供給されていた走査パルスを消滅させるので、FET31,33がオフとなる。走査パルスの消滅と同時に反転パルスが消滅し、走査線Ujのレベルは高レベルとなるので、FET34はオンとなる。データ信号供給回路24はデータ線Xiに供給されていた画素データパルスの保持をリセットする。

[0027]

キャパシタ35はその充電電圧である端子間電圧を維持するので、FET32 は所定値の電流Irに等しい駆動電流IdをEL素子36に供給し続けてEL素子36を発光させる。この発光維持期間においては電源線ZjからFET34のソース・ドレイン間及びFET32のソース・ドレイン間を介してEL素子36に駆動電流Idは流れる。キャパシタ35の端子間電圧が走査期間に補正された場合にはその補正後の電圧で発光維持期間においてもキャパシタ35の端子間電圧は維持されるので、EL素子36の発光輝度も走査期間終了直前の所定の輝度のまま維持される。jライン上の画素部各々は次の走査期間の開始までは発光維持期間となる。

[0028]

コントローラ22はjラインの走査期間が終了すると(ステップS3)、次のj+1ラインの走査期間の動作に移行する(ステップS4)。 nライン分の走査期間が終了すると、1ラインの走査期間の動作に移行する。各走査期間における動作は上記したステップS1~S3に示した動作と同一であり、走査期間毎に上

記したステップS1~S3が実行される。

[0029]

従って、上記した実施例によれば、製造上のバラツキ、環境温度の変化又は累積発光時間等によりEL素子の内部抵抗値が変動してしまっても、表示パネル21の画面全体の輝度レベルを常に所望の輝度範囲内に維持させることができるのである。

なお、上記した実施例においては、発光素子として有機EL素子を用いた表示装置を示したが、発光素子としてはこれに限らず、他の発光素子を用いた表示装置に本発明を適用しても良い。

[0030]

また、上記した実施例においては、画素部のFET31,33のゲートには走査線Yjを介して走査パルスが供給され、FET34のゲートには走査線Ujを介して反転パルスが供給されるが、FET31,33,34各々に独立した走査線を介して各パルスを供給しても良い。また、走査線Ujを設けず、画素部内で走査パルスをインバータによって反転させて反転パルスを生成し、それをFET34のゲートに供給しても良い。

[0031]

以上の如く、画素部各々が、データ信号を保持する保持手段と、保持手段に保持されたデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させる画素制御手段とを有し、表示制御手段が、走査期間内において駆動電流を検出する駆動電流検出手段と、走査期間内において駆動電流を検出する駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持手段に保持されたデータ信号を補正するデータ補正手段とを有しているので、長時間使用時においても正確に階調表示を行うことができる。

【図面の簡単な説明】

【図1】

従来のEL表示装置の構成を示すブロック図である。

【図2】

図1の画素部の構成を示す回路図である。

【図3】

画素部のFETのゲート・ソース間電圧-ドレイン電流特性を示す図である。

【図4】

ゲート・ソース間電圧-ドレイン電流特性の変動を示す図である。

【図5】

ゲート・ソース間電圧の変化範囲に対するドレイン電流の変化範囲を示す図で ある。

【図6】

本発明を適用した表示装置の構成を示すブロック図である。

【図7】

図6の装置中の画素部の構成を示す回路図である。

【図8】

図6の装置中の輝度補正回路を示す図である。

【図9】

コントローラの各走査期間の動作を示すフローチャートである。

【図10】

走査パルス及び反転パルスを示す図である。


【符号の説明】

- 1,21 表示パネル
- 22 コントローラ
- 24 データ信号供給回路
- 25 走査パルス供給回路
- 45 電流ミラー回路
- 4 6 電流源
- 47 差動增幅回路
- 48 ソースフォロワ電源部


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7]




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 長時間使用時においても正しい階調表示を行うことができる有機 エレクトロルミネセンス素子等の発光素子を配置したアクティブ駆動型の表示パネル、その表示パネルを用いた表示装置及びその表示パネルの駆動方法を提供する。

【解決手段】 表示パネルの画素部各々が、データ信号を保持する保持手段と、保持手段に保持されたデータ信号に応じて駆動素子を活性化させてデータ信号に対応した量の駆動電流を発光素子に供給させる画素制御手段とを有し、表示制御手段が、走査期間内において駆動電流を検出する駆動電流検出手段と、走査期間内において駆動電流検出手段によって検出された駆動電流がデータ信号が示す発光輝度に対応した電流に等しくなるように保持手段に保持されたデータ信号を補正するデータ補正手段とを有している。

【選択図】 図6

出 願 人 履 歴 情 報

識別番号

[000005016]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都目黒区目黒1丁目4番1号

氏 名 パイオニア株式会社